《序列发生器实验设计举例》由会员分享，可在线阅读，更多相关《序列发生器实验设计举例（8页典藏版）》请在读根文库上搜索。
1、序列发生器的设计例.用D触发器和基本的逻辑门，构造一个110101序列发生器。解：110101序列有6个状态，因而须要用D触发器构成模6(即6补码)计数器。同时，须要log26=3个D触发器。这儿，我们用二补码模6计数器形成110101序列。在同步时钟CLK作用下，3个D触发器的输出Q3Q2Q1次序从000001010011100101000，同时在输出端Z输出序列110101，110101，。由上述剖析可以列举该序列发生器的状态/输出表如下，按照次态值和D触发器的特点等式可得到激励值。原状态次态输出激励值Q
2、3Q2Q1Q3*Q2*Q1*ZD3D2D10000011001001010101001001100110111001100100101010110100010000000011001Qn*=Dn由上述真值表可以得到激励函数和输出函数的表达式：(没有用到的状态110、111可以作为无关项处理)D1=Q3,Q2,Q1(0，2，4)+d(6，7)D2=Q3,Q2,Q1(1，2)+d(6，7)D3=Q3,Q2,Q1(
3、3，4)+d(6，7)Z=Q3,Q2,Q1(0，1，3，5)+d(6，7)分别用卡诺图(或代数法)通分：D1=Q1111ddQ3Q2Q1Z=Q3Q2+Q1D2=Q3Q2Q1+Q2Q1D3=Q3Q1+Q2Q111ddQ3Q2Q111ddQ3Q2Q1111ddQ3Q2Q11构成实际电路时，用与门(74LS08)和或门(74LS32)及D触发器(74LS175)实现，具体电路如下：正沿触发4D触发器CLRCP功能0x清零(Q=0)1接数(Q=D)10或1保持正与门和正或门功能：Y=AB四2输入与门功能：Y=A+B四2输入或门实验十二110101序列发生器实验要求：电路用D触发器（74LS175）、2输入与门（74LS08）、2输入或门（74LS32）实现。用同步Gray码模6计数器形成110101序列。状态变化为：000001011010110100要求设计出相应的电路图。
