第11题
4位右移移位寄存器设计实验要求用原理图输入设计法或VerilogHDL文本输入设计法设计4位右移移位寄存器
4位右移移位寄存器设计
实验要求
用原理图输入设计法或VerilogHDL文本输入设计法设计4位右移移位寄存器电路，构建4位右移移位寄存器的实验模式。通过电路仿真和硬件验证，进一步了解移位寄存器的功能和特点。
设计原理
4位右移移位寄存器的器件符号如图所示，CLK是时钟输入端，上升沿有效；CLRN是复位输入端，低电平有效；DSR是串行数据输入端；Q[3..0]是4位右移移位寄存器的状态输出端。
#a:4:d:a:2:3:b:4:f:6:c:6:e:6:5:e:1:2:2:c:0:1:c:f:e:d:b:3:b:5:d:9#
点击查看答案
