第２８卷第２Ａ期１９９８年３月东南大学学报ＪＯｆｆＡＬＯＦＳＯＵＴＨＥＡＳＴＵＮＩｖＥＲＳＹｖ０Ｉ．２８Ｍａ】Ｎｏ．２Ａ１９９８（上海中晶电脑有限套司，上海２００２３３）摘要电子技术的日渐发展，需要研究开发在最短的时问设计出产品．在设计嵌入式操作系统时，使用一个好的仿真嚣，或许能大丈减短研制时闻．本文主要从仿真嚣的硬件设计角度出发，介绍赋ＣＰＵ仿真器的设计．Ｖ关键词仿真器；汗发系统目前，国内及美国微处理器开发系统（仿真器）的种类相当多，国内的仿真器基本上是以８０５２，８０９６为主的８位ＣＰＵ仿真器，品牌也有好几家，但若以性能上来讲，与美国的产品相比，还是有较大的距离．做得比较好的美国仿真器厂商有ＭＩＣＲＯＴＥＫ，Ｉ－ＩＰ等．他们的仿真器基本上是以中、高档的为主，有８位元、１６位元、３２位元．如何评价一个仿真器的性能，一般以下述功能作为评价的根据：（１）是否占用用户的资源．（２）是否是实时操作．（３）扩展性能，即能够支持多种不同的ＣＰＵ，或一系列ＣＰＵ．（４）执行断点的多少，是否有综合逻辑断点（Ｅｖｅｎｔ／Ｔｒｉｇｇｅｒ）．（５）是否有实时跟踪储存功能．（６）仿真存储器影射到用户目标板以后，是否能够做ｓｔｅｐ、Ｈａｌｔ等操作．（７）仿真器的速率．（８）软件界面的友好程度，如用ｗｉｎｄｏｗｓ．（９）能否支持多种语言，如ＡＳＭ、Ｃ等，以及多个编译器厂家的编译器，如２５００ＡＤ，ＭＲｌ，ＢＳＯ，ＩＡＲ，ＦＲＡＮＫＬＩＮ等．（１０）能否做到源程序调试（ＳｏｒｅｅＬｅｖｅｌＤｅｂｕｇ）．（１１）是否有软件性能剖析及代码覆盖剖析一些好的仿真器具备以上功能．用户在使用一个好的仿真器在开发其产品时，能大大缩知产品开发周期，减少研制的时间．以下以ＭＩＣＲＯＴＥＫ的ＥａｓｙＰａｃｋ８０５２Ｆ为例，详述一些较好的仿真器的硬件实现，对国外的一些设计仿真器的厂商会有些帮助．１硬件的主体构架目前，仿真器在硬件大构架上分为两类：单ＣＰＵ构架及双ＣＰＵ构架＋一般来说，单ＣＰＵ昀２９０东南大学学报第２８卷仿真器，其优点是硬件简单，价格较低，一般在人民币１０００～３０００元左右，甚至不到１０１Ｘ）元．但其缺点也是相当严重的，由于单ＣＰＵ既要做仿真用户的程序，又要做控制（如与主机的通讯、仿真存储器的切换、断点的控制等），所以必然要占用许多用户的资源（如一部分的仿真空间、堆栈、中断），并且，不可能是实时操作，也不可能用一种硬件去支持多种不同的ＣＰｔｌ（ｆ【口ＩＮＴＥＬ、ＭＯＴＯＲＯＬＡ、ＺＩＬＯＧ）．这种仿真器，也更难以做到一些其它更复杂的功能，如综台逻辑断点、实时跟踪记忆．且仿真存储器影射到用户目标板以后，只能ｃ０，不能做Ｓｔｅｐ等，也；ｌｉｑ能：芰持一些源文件调试等．双ＣＰＵ构架的仿真器，一般都为中、高档仿真器．其硬件设计相当复杂其中一个为控制ＣＰＵ（ＣｏｎｔｒｏｌＣＰＵ），另一个为仿真ＣＰＵ（ＥｍｕｌａｄｏｎＣＰＵ），仿真ＣＰＵ的工作单一，就是执行用户的程序，其它都由控制ＣＰＵ去做，如与主机的通讯、如何去做断点、Ｓｔｅｐ等．由控制ｃ王．Ｕ实现硬件控制电路的操作，从而达到对仿真ＣＰＵ的控制．它的优点是不会占用用户的资源，且肯定是实时仿真．这种设计还有一个优点，只要更换不同的仿真ＣＰＵ的仿真模块，就能达到仿真不同ｃＰｕ的目标，如８ｎ５１、８０８８、８０８６、ＺＳＯ、６８ＨＣｌＩ、６５０２，６８０００等等．象Ｍ１（２ＲＯＴＥＫ的ＥａｓｙＰａｃｋ／Ｅ８０５２Ｆ仿真器，是双ＣＰＵ构架的中档性能的仿真器，它用一颗８０３２的ＣＰＵ作仿真ＣＰＵ，一颗８０３１作控制ＣＰＵ．仿真ＣＰＵ仍然在实时地工作，要么跑用户的程序，要么执行控制ＣＰＵ硬件给出的控制代码，它不去做任何控制，而所有的硬件控制都由控制ＣＰＵ及相应的控制电路去实现，控制ＣＰＵ在这儿饰演的角色为接收用户给出的命令，然后启动相应的控制电路，如设嚣断点、仿真存储器影射、启动仿真ＣＰＵ做Ｓｔｅｐ，Ｇｏ，Ｈａｌｔ，读取ＣＰＵ内部寄存器和仿真存储器内容等，从而使仿真ＣＰＵ动作．其它的硬件，都基本上为旁观者的角度，如跟踪存储器，只是实时地把总线上出现的数据存到一个ＲＡＭ中去．以下详尽介绍一下双ＣＰＵ仿真器是怎样实现控制的．２Ｈａｌｔ的功能及实现Ｈａｌｔ即是使仿真ＣＰＵ在运行（ｆｒｅｅｒｌｌｌａ）时能停下来，这只是一个基本的功能，但常常有些低档的仿真器就很难做到，特别是一些单ＣＰＵ的仿真器．当８０５２ＣＰＵ在运行用户的程序时，有一个Ｈａｌｔ命令，就须要将ＣＰＵ从运行用户的程序最终转换到ＪＵＮＩＰ￥的指令．过就须要有一个仿真存储器切换过程．但是，这种切换是要等当前的指令执行完后才可进行，若遇到一些指令如ＬＣＡＬＩ，，当ＣＰＵ剐把ＨＬＬ的执行代码读进去，后面跟随的地址码还没有读完就切换的话，会导致程序的混乱．所以一些低档的仿真器就不具有该功能．也就难以做到触发等实时操作．Ｍ［ＣＲＯＴＥＫ的ＥａｓｙＰａｃｋ８０５２Ｆ运用了许多硬件的技术解决了这一问题．用户可以在任何时刻将仿真ＣＰＵ停下来．其实现方式如下．ＣＰＵ从ｒｅｓｅｔ开始，就不停地从存储器中抓取指令并执行．有些指令是单字节，有些指令是双字节或三字节．我们需在硬件上算出当前的机器周期是一条指令的开始（抓操作码ｃ帕．ｃｏｄｅ），还是在一条指令的中间．只有在一条指令的开始（抓操作码印一ｃｏｄｅ）时，才能将仿真ｇＰＵ从执行用户的程序切到内部的控制程序并在控制程序结束后将ＣＰＵ从执行内部的控制程序切到ＪＵｍＰ￥的操作，可见形成指令起始讯号：ＳＹＮＣ（当前的机器周期是一条指令的开始）这々、徐曙清：微处理器开发系统（仿真器）设计构架讯号是｝目当重要的３执行断点（ＥｘｅｃｕｔｉｏｎＢｒｅａｋｐｏｉｎｔ）的实现及意义执行断点是指当仿真ＣＰＵ执行到所设断点的地址时，仿真ＣＰＵ即马上停下舞．一般来说，一台仿真器必须要有执行断点．但是，不同构架的硬件，执行断点的性能就相差很赶．殛‘于一些ＣＰＵ，如８０Ｃ１９６，由于其有ＴＲＡＰ指令，在做执行断点时比较好做，ｊ：要使ＣＰＵ执行到这个地址时，塞进一个ＴＲＡＰ指令，然后再做其它一些控制就行了．但是，不ｆｒｉ的仿真器有不同的做法，有的是用更改用户的程序代码来塞这个ＴＲＡＰ指令，这会导致当仿１．．有：储器在影射到目标板ＥＰＲＯＭ时，由于难以更改ＥＰＲＯＭ中的代码，导致不能做执行断点的身能更差的做法是用单步走，非实时的方法去做．走一步单步，然后瞧瞧是否到了这个地址，ｒ｜ｉ决定是否停＇Ｆ来．这种做法的缺点就相当显著了．由于非实时操作，在调试定时器／｛十数器、ｃ，断等实时酗功能时，很可能会导致不可估量的事情发生．好的仿真器，在做这些ＣＰＵ时，就一须考虑到这些问题．还有一些ＣＰＵ，例如８０５１系列，它没有ＴＲＡＰ等类似的指令，这在硬件上实现就更复杂ｒＭＩｃＲｔＹｒＥＫ的ＥａｓｙＰａｃｋ８０５２Ｆ是运用以下方式去做的：用一块ＲＡＭ（ＢｒｅａｋｃＰＵ的ＡｄｄｒｅｓｓＢｕｓ，当仿真ＣＰＵ的ＡｄｄｒｅｓｓＢｕｓ遇到所设的Ｂｒｅａｋｐｏｉｎｔ时，在Ｂｒｅｍｌ，ＲＡＭ的Ｄ“ｆ Ｂｕｓ』‘输出一个讯号告诉硬件须将仿真ＣＰＵ停下来．这样的做法能做到全空江执行断点，Ｉ ８０５２能达到６４Ｋ个的执行断点，如可下以下命令：＞Ｂｒｅａｋｐｏｉｎｔ Ｐ：５５５５． ４综合断点的实现及意义（Ｅｖｅｎｔ，Ｌｅｖｅｌ。
Ｔｒｉｇｇｅｒ） 苫调试时，想让程序执行某个地址：的指令１００次以后，再执行另一个地址：Ｔｌ的指。 时，仿真ｃＰＵ才停下来．对于这些情况，若仿真器仅有断点的话，用户就必须在‘０一址设上一Ｔ 段点，下一个“ｃｏ”的命令，等ＣＰＵ停下来以后，再下一个“Ｇｏ”的命令，如此重复Ｉ ３０次后，将ｉ＿ｌ＿） 处的断点清掉，再在ＴＩ处设上一个段点，再“Ｇ０”可见调试之困难．而且这些调试方式是诈实时 的．综合断点（事件：Ｅｖｅｎｔ）是指具有一定的逻辑组台功能的断点．这种断点（事ｆ｝）的没援可以 是地址总线、数据总线或状态讯号（程序代码读取、数据读／写、中断响应等）．逻辑组合应是｝： 种逻辑关系（多少次（Ｃｏｕｎｔｅｒ）、与（Ａｎｄ）、或（Ｏｒ）、非（Ｎｏｒ）等），层次（Ｌｅｖｅｌ）是指列已设的风波寸 作一定的逻辑组台，如或（Ｏｒ），然后（Ｔｈｅｎ）等．触发（Ｔｒｉｇｇｃｒ）：是指对于已设的事悄及臣次满足条 件删，提供内部或外部触发讯号，如启动ＣＰＵ立刻停下来，或再运行一些ＣＰＵ（ＹＣＩＥ再停，战 提倒一个讯号给外设用，如逻辑分析仪，记忆示渡器等．对于这些综合断点实现，硬件构架的Ｔ、 同，整个性能的差别也就相当的大．是否实时操作是评价这一功能的关键．或ｉ１，有些仿真鞘， 表面上看也有一些类似的功能，但都是通过非实时的调试去做的．它是借助执’ｊ断点的方法， 用软件去实现，也就是说，在这些地方设上断点，然后借助执行断点的方法，执ｒｉ到哪个地．，Ｊ， 使仿真ＣＰＵ停下来，然后用软件去判定所设条件是否创立，决定是否再继续做Ｆ．妾，这种非实 时舯方法所存在的问题就相当显著，且非ＣＰＵ的真实执行情况．而一些仿真器．全部都是片：｜硬 件的形式实时地去做．象ＭＩＣＲＯＴＥＫ的ＥａｓｙＰａｃｋ．当然，这样做在硬件的ｉ殳计Ｐ硅相当复杂的． 要保证实时地去做即不能破坏仿真ＣＰＵ真实的执行流程．以下介绍ＭＩＣＲＯｌｌ＿ｌ＝Ｋ的Ｅａｓｖ ｈｒ．ｋ ８０５’２Ｆ的操作． ２９２ 东南太学学报 第２８卷 一种ＲＡＭ用于比较Ａｄｄｒｅｓｓ Ｂｕｓ的风波（Ａｄｄｒｅｓｓ Ｅｖｅｎｔ Ｃｏｍｐａｒｅ ＲＡＭ），另一个Ｆ：ＡＭ用于比 较Ｄａｔａ Ｂｕｓ的风波（Ｄａｔａ Ｅｖｅｎｔ Ｃｏｍｐａｒｅ），一个ＲＡＭ用于比较状态（ＰＩｏ乎ｍＲｅａｄ、ＤａＬｔＲｅａｄ、Ｌ呻１ ｗｄｔｅ、ＩｎｔｅｒｒｕｐｔＡｃｋ…）的风波（Ｓｔａｔｕｓ ＥｖｅｎｔＣｏｍｔｍ ＲＡＭ）．还有一些计数器（Ｃｏｕａａｔｅｒ）用于风波的 计数．层次（１ｅｖｅｌ）是将风波作逻辑操作（Ａｎｄ、Ｏｒ、Ｎｏｔ…），触发（１砘斟）是选个别层次（Ｌｅｖｅｌ） 辑关系作触发条件（Ｏｒ、Ｔｈｅｎ…）．最终将仿真ＣＰＵ停下来． 通过以上简介可以看出这些做法是绝对不会占用用户资源的．我们在调试时伟 ＞Ｅｖｌ Ａｄｄｒｅｓｓ ｓａｇａ Ｄａｔａ Ｏｘ５５ Ｓｔａｔｕｓ Ｗｒｉｔｅ Ｃｏｕｎｔｅｒ １０ ＞Ｅｖ２ Ａｄｄｒｅｓｓ １２３４． ＞Ｌｖｌ Ｅｖｌ Ｅｖ２＞Ｔｒｉｇｇｅｒ Ｌｖｌ ｄｅｌａｙ ２０ 以上的命令意义为：事件１设定为ＣＰＵ对地址ａａａａ的地方写数据０ｘ５５写了１０次．事件２ 设定为ＣＰＵ的地址总线上出现１２３４的值．当风波１的条件满足后再满足风波２的条件，ａ砌 再运行２０个ＣＰｕ ＣＹＣＬＥ后停下来． ５实时逻辑跟踪功能的实现（Ｔｒａｃｅ） 实时逻辑跟踪（Ｔｒａｃｅ）是指当仿真ＣＰＵ在运行（缸ｅｍ）时，一些硬件电路从旁观耆的角度， 将ＣＰＵ每一个机器周期一些信息抓下来，有地址总线上的值、数据总线上的值、状态信息（程 序读取、数据读／写、中断响应等），并存在实时逻辑跟踪存储器中．当仿真ＣＰＵ停下：采后，就可 以见到这种信息，从中可知仿真ＣＰＵ的程序流程的中间过程． 有了这个功能，对于调试程序就相当便捷，只要让ＣＰＵ Ｇｏ一次以后停下来，分杪：跟踪储存 器中的信息，就基本上能找出程序执行时问题所在，不必再用Ｓｔｅｐ命令去调试，特别是对于一 些定时器／计数器、中断、ＲＳ２３２等，用Ｓｔｅｐ来找问题是相当困难的． 实时逻辑跟踪再配合硬件过滤（Ｑ础ｆｙ）和软件过滤（Ｆｉｌｔｅｒ），调试就更方便ｒ．硬件过滤是 指用户指定条件满足时，跟踪存储器中才把那种机器周期的信息存上去；而软件过滤是指ｊ｛显 示已存人跟踪存储器里的用户指定的这些条件满足的信息，这个功能的益处：例如当Ｅｊ标板与 主机用ＲＳ２３２通讯时，想知道ＣＰＵ在正常运行时，主机送了如下命令 ｓｗｉｔｃｈ ｃｏ“ｌｒｎｄ ｃａｓｅ ｅｏｍｍａｎｄｌ： 函数１； ｂｒｅａｋ； ｃａｓｅ ｃｏｍｒｕｓｎｄ２； 函数２； ｂｒｅａｋ； ｃａｓｅ ｃ（】Ｉ】ｚｍａａｎｄ３； 函数３； ｂｒｅａｋ；
