目录
0x00 触发器概述
组合逻辑电路：当前的输出只和当前的输入有关，只要晓得当前的输出和输入的对应表（真值表），就可以写出逻辑函数表达式，进而将电路设计下来
时序逻辑电路：
输出除了和当前的输入有关，还和过去的状态有关。
过去的状态怎么保存呢？保存过去状态的元件就叫触发器。
这种情况是不是和递归函数从里层向内层返回结果时的情形很像呢
0x01 时序电路结构
0x02 触发器的定义：
双稳态即0态和1态。
0x03 基本RS触发器电路及工作原理
基本RS = 与非门 * 2 或者 或非门*2
与非门只要有一个输入是0，输出就是1，所以当R、S输入均为0的时侯，Q和Q的非均是1，这是不容许的
两个与非门的运算速率是一样的，有漏电判定的与非门先执行用jk触发器实现t触发器，即输入为0的与非一定是1，先运算完。
没有漏电判定的与非门必须等待后者执行完的结果，才能执行。
当两个与非门仍然通高电平的时侯，rs触发器能够保持原先的输出始终不变。
所以S，R是低电平有效，即当S为低电平时可以对Q Set，当R为低电平时可以对Q Reset
这就是为何不能SR同时为0，因为同时为0的时侯对Q即Set 又Reset，产生矛盾
0x05 基本RS触发的描述方式 (1)真值表
看似有四个输入变量，实际上只有三个输入变量，因为Q和Q的非是一个输入变量Q
所以真值表输入端有三个变量。
观察可以看见，R和S的Reset和Set的功能根本不遭到现态的影响，只有保持功能，理所当然和现态有关。
（2）特征多项式：
如何求约束条件：
将无关挂链一个卡诺圈 = R非S非 ，先将有关约束变量化到最简。
又由于我们得出一式的时侯将二者均看做1，
所以这个R非S非=0，即一式创立的前提条件是R非S非=0
(3)激励表
(4)状态转移图
(5)时序波形图
为什么 0 0 不被容许？因为0 0 产生的矛盾其实不会殃及自身，但是会对下一次输入形成影响。
例如：当下一次输入为11的时侯，如果Q和Q非都是11 那么两个都没有漏电运算，就不会形成有一方等待另一方的情况。（之前的运算之所以结果惟一，就是由于一方必须等待一方。谁先谁后是有规律的，是和元件延时没有关系的。）
这就形成了两个与非门拼速率的情况。两个门速率不同用jk触发器实现t触发器，则形成的结果不同。
总结：00 会殃及到11
(6)消除晃动的原理：SR=1x的时侯Q都是从0到0，所以只要Q的现态为为0，S为1，R如何抖都没有jb关系。
怎么清除晃动？谁抖把谁置于x的位置上。
0x06 钟控RS触发器：
注意上特点多项式 仅限于钟控讯号为1的时侯。
钟控RS触发器和基本RS触发器不同的是，SR是高电平有效，S为高电平时Set置1，R为高电平常Reset置0
因此约束条件是两个输入端不能同时为高电平；
当钟控讯号为低电平的时侯，触发器为保持状态
异步的RS插口和基本RS触发器的RS插口相同，是低电平有效
0x07 钟控D触发器
因为钟控RS触发器的两个输入端不能同时为高电平，所以我们办法从构造上直接避免这些情况：
即将两个输入端接在一起，在其中一个上加上反相器，那么两个输入端输入的讯号就一定相反
那么怎么"保持"呢？只要钟控讯号为0，RS不论是哪些都是保持
这样一来，当钟控讯号为1的时侯，特征多项式为：
次态=输入D
0x08 钟控JK触发器（功能最多）
钟控讯号为0的时侯触发器一定是保持状态
假设钟控讯号为1：
注意当J是1 且K是1的时侯，次态是现态的非，这就称作翻转功能
0x09 钟控T触发器
将JK触发器的JK直接连在一起就是钟控T触发器。
所以JK要么同时为1，要么同时为0，即T触发器只有两个功能
T为1时，JK同时为1，翻转功能
T为0时，JK同时为0，保持功能
