要测试精密仪器仪表，须要使用超低失真、低噪音、高性能的讯号发生器。新的产品一般须要保证性能指标在较高的水平。有些参考设计（诸如ADMX1002）借助高性能精密数模转换器(DAC)简化了这一任务，这种转换器具有出众的精度和帧率水平。据悉，加入一种创新数字预失真算法可以进一步提高测试讯号的保真度，因而以低成本的小规格实现出众的低失真讯号。
随着精密模数转换器(ADC)和高保真音频设备（CODEC、MEMS耳机等）不断发展，越来越须要在手动化测试设备(ATE)中生成高性能的音频和任意讯号。要描述、验证和测试这种设备的直流和交流特点，须要使用多种高性能仪器仪表，这造成开发和生产测试成本降低，有时侯会令人望而兴叹或限制测试覆盖范围。
在可能的情况下，测试工程师会开发内部解决方案作为代替方案，但这些做法十分花费时间和资源。有些参考设计，比如ADMX1002超低失真讯号发生器模块，致力提供一种代替方案，以推动这一开发过程。
#3:c:7:0:4:c:1:5:f:7:e:6:5:5:9:9:6:5:f:e:5:a:0:3:4:6:d:3:3:c:e:1#
图1.ADMX1002超低失真和低噪音讯号发生器。
ADMX1002解决了硬件和嵌入式软件开发挑战。不仅通过简单的串行插口简化设计复杂性以外，它还可以手动生成多个正弦波和任意波形。据悉，通过采用创新的数字预失真算法，ADMX1002进一步增强了讯号链中的DAC和放大器性能。
高性能混和讯号测试需求
现代ADC和其他混和讯号元件常常须要使用一个源来测试高性能直流和交流特点。在所有情况下，源的性能都必须优于被测设备(DUT)的性能。
执行直流测试是为了确保无失码，但是验证差分非线性(DNL)、积分非线性(INL)、偏置和增益偏差。这种测试须要借助低噪音和高帧率的直流耦合单发线性讯号（比如斜坡讯号）来表征INL和DNL性能。在这种类型的测试中，须要达到高帧率，便于执行ADC中的所有可用代码。
交流测试验证总纹波失真(THD)、信纳比(SINAD)和无杂散动态范围(SFDR)等参数。这种测试一般使用超高质量的讯号音（正弦波）进行，这意味着，其中不能包含低于目标尺寸的任何纹波成份。为了完成这项任务，测试工程师可以采用订制的混频器来清除测试讯号中不须要的失真产物，但这会降低系统的复杂性和成本。而且，来自源的宽带噪音很难在相关讯号周围进行混频。来自源的噪音须要高于被测ADC的本底噪音，确保不会增加预期的检测目标。
下方的数据指南汇总列举了高性能ADC的发布尺寸：AD4020/AD4021/AD4022、ADAQ23878和AD7134，如表1所示。依照此表，可以看出，我们的目标是得出优于–123dBc的THD。
#3:2:3:e:5:4:7:6:2:e:b:7:a:7:a:2:2:e:8:a:5:f:b:b:e:3:9:b:8:9:d:b#
表1.高性能精密ADC尺寸示例
低失真设计的关键考虑诱因：帧率和线性度
失真可以表示为在任何给定点上讯号幅度的偏差。这种偏差引致讯号偏离其理想的讯号形状。对于数字合成讯号，想要确切表示相关讯号的每位样本，关键在于采用真正的高帧率DAC，保证线性度达到最低有效位(LSB)。因为INL和DNL是量化转换器与其理想转换函数之间的误差的指标，这种线性度偏差会直接影响到高保真讯号的重现。
因为周期讯号的失真一般用THD表示，我们须要量化帧率和INL对THD的影响，以选择合适的精密DAC。为了观察低THD，须要采用低本底噪音，这意味着须要高帧率(SNR)。从根本上说，转换器的杂讯遭到量化噪音的限制。通常觉得，帧率和帧率的关系表达式如下所示
#8:b:9:d:5:b:8:b:8:4:2:a:4:2:5:4:6:1:0:3:4:7:e:1:e:8:9:1:b:6:b:2#
其中N为转换器中可用的位数，fs为取样率，BW为检测带宽。从表1可以看出，我们所需的杂讯起码要优于100.5dB，最好是其3倍，约为110dB。假定带宽达到第一个奈奎斯特区域，这么在110dB杂讯时，所需的码率为18位。
接出来，我们须要量化INL和THD之间的关系。因此，我们假定DAC具有弱二阶INL。它的转换函数可以用以下这个方程表示
#1:e:0:a:5:0:4:8:e:4:9:f:4:c:1:d:d:f:e:b:5:3:8:e:1:3:4:f:1:4:f:9#
其中y是DAC的输出（单位：伏特），x是输入代码。第一项的系数a表示输入代码和输出电流的理想关系质数。第二项表示INL，其系数b比a小得多。使用此DAC生成正弦讯号x(t)=cos(ωt)，会造成在输出中
#f:8:4:2:b:e:2:5:e:4:a:4:b:4:d:a:8:7:c:3:6:8:c:c:4:f:6:2:c:5:e:7#
由于三角恒方程
#c:9:d:1:5:b:1:d:9:a:f:2:1:a:5:3:b:c:e:e:a:1:4:d:f:a:3:f:d:0:0:d#
可以将DAC输出端的讯号表示为
#5:1:7:9:a:f:1:2:5:b:4:4:b:d:4:9:5:3:a:b:2:c:3:d:1:e:d:7:5:0:3:f#
第二项现今显示第二次纹波失真(HD2)。这些关系表明，INL会对生成低失真讯号形成基本限制。这一剖析也适用于生成高阶纹波失真份量的高阶INL项。诸如，降低幅度c的三阶非线性项，致使在讯号中：
#2:e:3:2:3:8:2:6:4:f:e:e:0:8:e:9:a:b:2:d:6:2:2:3:5:f:d:a:7:e:b:9#
假定我们采用18位DAC（按照杂讯估算），以及2LSB三阶INL，这么三阶纹波造成的失真预计为
#5:4:0:5:f:2:e:f:d:c:9:6:8:6:a:8:7:9:a:9:0:f:3:c:2:b:a:5:1:5:c:9#
这与我们优于–123dBc的设计目标相差甚远。再降低两个位，可以将这一失真再增加12dB，达到–126dBc。这意味着，要实现我们的失真目标，起码须要1个具有20位码率的DAC。
讯号形成路径的设计
要设计一个才能满足失真和噪音要求的源，首先须要几个关键组件：DAC和其基准电流电路。可以使用AD579120位精密DAC达成这一目标。它的高帧率和线性度优于1LSB，保证在使用10V输出电流时，就能以高确切度重现偏差大于10μV的讯号电平。
输出讯号路径的简化示意图如图2所示。两个AD5791采用相反的极性来实现全差分路径，进一步提升杂讯，并从接地造成的杂讯中前馈相关讯号。低噪音基准电流源（比如LTC6655）和AD8676精密运算放大器结合，提供每位AD5791的高线性双极运行所需的正负基准电流电平。
#2:5:8:0:4:a:3:3:f:6:7:2:0:4:1:a:3:3:a:1:3:0:2:9:1:6:9:5:d:2:8:0#
图2.ADMX1002框图。
因为AD5791采用高精度结构，在使用精密DAC生成讯号时，遇见的常见挑战在于代码转换期间生成的毛刺能源。毛刺会使生成的讯号的频域特点变型，给DUT提供多余的能量。对于周期讯号，这种毛刺会在时域中形成与杂讯讯号音纹波相关的杂散成份。要解决这一问题，可以对毛刺能量进行检波，这会大大增加讯号带宽和源的构建时间。有一种更好的解决方案是基于取样保持电路5施行去毛刺电路，且采用低电荷模拟注入开关，比如ADG1236和AD8676运算放大器。
图3显示在使用去毛刺电路以后（底部）和之前（顶部）的10kHz方波。顶部曲线显示AD5791输出端出现的代码转换毛刺。DAC和去毛刺电路的更新速度为1MHz。来自开关的剩余电荷注入与形成的讯号不是纹波相关的，可以被输出端的构建混频器轻松混频。
#1:7:d:9:f:4:8:8:9:4:1:3:c:c:7:2:f:a:3:4:4:8:c:8:8:2:a:0:5:f:8:b#
图3.去毛刺电路操作。时间标尺：5μs/div灵敏度：5mV/div检测带宽：50MHz。
从去毛刺电路生成的讯号在抵达输出端之前，会被一个采用ADA4945-1全差分放大器(FDA)的多级六阶低通混频器混频。这些高阶构建混频器用于去除来自去毛刺电路以及超出第一个奈奎斯特区域的镜像中的剩余能量，该能量可能重新混叠到DUT的输入频谱中。ADA4945-1采用差分输出来满足现代ADC的输入要求。据悉，每位ADA4945-1只贡献1.8nV/√Hz噪音，通过得到保证的0.5μV/°C失调飘移实现高精度。
数字预失真
数字预失真(DPD)技术用于尽可能减少讯号路径中的份量带来的非线性度。DPD须要事先晓得须要修正的偏差值，便于在操作过程中从讯号中除以这种偏差。所以，必须首先对讯号路径进行检测。
检测讯号路径偏差时的挑战在于检测路径的失真须要高于源路径；否则，来自检测路径的偏差将会降低到源中，使其性能减少。虽然使用优质的ADC和放大器，这也很难实现。诸如，作为一款20位ADC，LTC2378-20具有行业较高的内在线性度，可以保证±2ppmINL，这是AD5791的INL的2倍。这意味着不可能通过简单地将转换函数的多个点数字化来检测源路径的转换函数偏差。我们须要一种更好的方式。
ADMX1002采用一种专利DPD算法，增强了用于纠正源偏差的检测路径的线性度。由于目标是减少余弦波形的失真，所以源会在检测阶段生成一个单频讯号音。坐落ADC之前的DPD检查路径提高了基于这些讯号的路径的总体线性度。
借助波形的多个数字化段来重建数字域中的讯号，之后与物理模型进行比较。从该操作中提取校准参数，并将其用于生成正弦波。这个过程须要进行多次迭代，以排除可能破坏结果的随机偏差。一旦该算法确定了最佳校准，它会停止，并将最后一次迭代中使用的参数储存上去，用于讯号生成。该算法的简化流程图如图4所示。
#2:4:d:9:4:6:9:5:8:d:7:9:b:b:6:d:8:2:2:c:8:7:1:3:e:2:0:5:f:c:f:b#
图4.ADMX1002中采用数字预失真形成的波形。
因为该校准特定于正在生成的讯号，所以必须为具有不同幅度和频度的任何其他信号执行此剖析。为了减短在ATE系统中设置不同波形所需的时间，可以将处理后的波形数据储存在板载闪存中，便于随时调阅。ADMX1002可以储存多达15种不同的波形，也包括双音或任意模式。
没有DPD的讯号链的失真和噪音性能如图5的频谱所示。在同样的装置中，DPD算法的疗效如图6所示，其THD总额超过–130dBc。比起不带DPD的硬件得出的–115dBc，实现了15dB改善。
#2:a:7:e:c:0:e:a:5:a:f:c:d:b:1:6:7:b:d:1:5:3:c:e:e:a:3:3:4:e:6:9#
图5.ADMX1002的频谱，生成2Vrms，1kHz，不带DPD。
#4:d:5:f:c:a:f:1:3:3:c:8:7:8:e:c:a:8:b:d:d:c:6:f:0:d:3:6:9:f:0:f#
图6.ADMX1002的频谱，生成2Vrms，1kHz，带DPD。
不仅DPD算法，幅度校准算法使用DPD检查路径来补偿构建混频器对源路径施加的衰减。
整个系统的处理、连接和控制均是通过SoC执行的，其中包括带有Arm®核心处理器的FPGA结构。执行的任务包括：
额外的DDR3SDRAM支持SoC处理任务，比如直接将数据流传输至数据转换器。
为系统供电
在将所有组件组合在一起时，硬件设计师仍然会面临在整个系统中布设高性能电源轨的现实问题。数字组件一般须要在负载点调节多个低压电源轨，而模拟和混和讯号元件须要与数字组件的功率转换适当前馈，并使用低噪音电源轨供电。为了简化这一任务，ADMX1002集成一个完整的电源子系统，由低压差(LDO)调节器和电力监控器组成，因而无需生成多个电源轨。
LDO调节器清除了来自上游开关模式电源的多余杂讯，避免敏感的模拟电路拾取原先会在输出频谱中观察到的杂散。据悉，SoC的关键电源轨是使用LTC2962来监控的，该元件可以生成电源良好讯号，供主机系统寻址以用于确诊。总体来说，ADMX1002只须要主机提供三条大功率电源轨：+3.3V、+9.0V和–9.0V。简化的电力树如图7所示。
#1:6:9:4:f:b:b:f:d:8:b:8:e:5:5:1:d:c:d:e:0:2:0:1:d:1:3:5:6:8:7:8#
图7.ADMX1002电力树。
使用LTM8049以后，从负极电源轨（比如计算机测试系统中的常用电源轨+12V）生成低噪音±9.0V电源轨的操作会很简单，无需使用外部磁性组件或复杂的布局。同样，可以使用LTM8063将电流从+12V增加至+3.3V。可以使用额外的LDO稳压器（比如ADM7172-3.3、LT1965和LT3015）确保杂讯电压不会流入紧凑型ADMX1002中，保持干净的输出频谱。该配置如图8中的框图所示，在EVAL-ADMX1002FMCZ评估板得到采用。
#2:a:d:c:3:d:d:b:3:7:0:3:7:6:b:a:d:6:8:a:2:5:5:f:b:c:e:b:5:9:f:e#
图8.EVAL-ADMX100XFMCZ电力树。
推论
本文否认，借助悉心设计的讯号路径和讯号处理技术，可以满足对ADC和音频测试的要求。要实现这一目标，须要使用高帧率DAC，注意确保没有毛刺步入输出，并施行带有低失真放大器的构建混频器。通过施行借助混和讯号算法优化的数字反馈路径，可以进一步改善性能，以实现确切的讯号构建。据悉，可以通过一种创新的数字预失真算法提取纹波失真信息，用于合成波形，以补偿源路径中的失真。
#f:3:e:e:2:4:9:0:a:9:b:c:1:f:3:d:d:1:9:3:5:c:c:2:c:c:9:8:b:c:d:5#
#a:f:e:9:d:6:e:d:c:7:1:5:9:a:d:9:9:a:b:7:5:f:2:2:c:6:f:4:6:8:0:6#
你留“❤”，我送礼
▽▽▽
小编将从视频的点赞粉丝中随机抽取5位辛运儿送出ADI辛运小奖品
#5:c:f:5:f:6:2:f:7:0:a:3:8:f:7:5:b:7:9:3:f:b:2:3:a:3:a:6:f:f:7:8#
#9:c:1:9:b:c:5:6:5:8:b:7:d:d:f:a:9:3:3:7:c:1:c:9:5:c:a:8:3:2:a:6#
查看往期内容↓↓↓
#1:e:9:a:7:e:e:8:5:b:0:2:f:7:5:4:9:b:8:a:0:8:f:c:4:d:5:d:8:0:e:2#
